新余干式变压器印制板EMC辅助设计的软件方法
减小电子设备的EMI,印制板(PCB)的设计是个关键?一种好的布线方案可以在不修改电路拓扑和增加任何元件的情况下降低干扰?
但目前PCB的设计在大多数情况下只是一种依赖于经验的尝试性设计过程,国外称之为“trial8. error”设计方法,带有很大的盲目性PCB上主要的干扰耦合方式是传导干扰和近场干扰(包括电场干扰和磁场干扰)?它们常常可以用杂散电阻?电容?新余干式变压器来表示?PCB的设计目标之一就是设法降低这些杂散参数,减小印制电路之间不必要的干扰耦合?
许多文献都列举了一些减少印制电路间杂散参数的方法,但这些方法往往过于笼统,实际应用中很大程度上还是依赖于经验?目前也有使用数值技术来提取PCB杂散参数?建立仿真模型的辅助设计软件包?虽然仿真结果能与测量结果较好吻合,但这类方法本质上是把tril8. error设计方法从硬件平台移植到软件平台上,并不能指导如何布线以减小间的杂散参数?
毕竟这些方法都是从集中电路的角度去分析干扰的,而EMI本质上是个场的问题,故仍有相当的局限性?
电场耦合是由位移电流干扰引起的,变化的电场将产生位移电流,其中位移电流密度(x,y,z,t)和电位移密度(x,y,z,t)都是空间和时间的函数?根据经验,绝大多数新余干式变压器产生的干扰都集中在200MHIz以下,频率在200MHz以上的干扰的幅值已经很小了?而大多数PCB的几何尺寸都远小于200MHz电磁波的波长,可做准静态场近似?在此条件下,场量可写成相互独立的空间量和时间量的乘积?其中g(x,y,z)是空间任意一点(x,y,z)电位g(x,y,z,t)的空间分量,g(r)是该点电位的时间分量?(x,y,z)是该点位移电流密度(x,y,z,t)的空间分量?
在准静态场条件下,这些空间量和时间量之间是相互独立的?要减小印制电路间的电场干扰,可以通过降低时间分量和空间分量来实现?延长器件的导通/关断时间,但这样会增大损耗,降低效率?另一个方法是减小(x,y,之),可以通过选择合适的布线方案,把敏感电路放在较小的地方来实现?
对新余干式变压器来说,干扰源主要集中在与器件相连?电压变化率dv/dt相对较大的几根导线上?选择合适的布线方案,首先要计算出干扰源的干扰强度分布图?根据分布的情况,把敏感电路放在较小的地方,可以减小其受干扰的程度,这是用“场”的方干式变压器/法来布线的基本思想?
印制导线间的干扰耦合水平不完全由相互位置决定,与导线的大小?形状也有关系?为了能够综合评价敏感导线与干扰导线之间的耦合程度,提出了一种新的评价参数一耦合系数( Coupling Index),其基本思想是把敏感导线细分为n个网格,是第n个网格的位移电流密度的大小,△A(n)是第n个网格的面积?
把所有网格的位移电流密度与△A(n)的乘积相加之和作为耦合系数评价敏感导线与干扰导线之间的耦合程度?与电容的计算相比,耦合系数的计算非常简单,可以根据实时的耦合系数计算结果及时调整布线方案,改进设计?而不用等整块PCB设计完成,再用软件包提取杂散参数以建立仿真模型,输入仿真软件包,如仿真结果不行再回头修改设计。
表6-5列出了9种不同的布线设计,分别给出了相图6-18耦合系数与电容的关系应的耦合系数和电容值计算结果?比较这些结果可以发现,印制导线的大小?形状和相对位置都会影响它们之间的耦合系数和电容值?为了更清楚地反映两者的关系,把耦合系数和电容值绘入同一张图中并进行线性回归分析,如图6-18所示?其相关系数为0.98,表明耦合系数能够www.xdbyq.cn/很好地反映导线间的耦合程度?依据耦合系数进行布线是可行的?
